DR3 在高频时数据出现了交错，因此，高速DDR3存储器设计有一定的难度。如果FPGA I/O 结构中没有直接内置调平功能，那么连接DDR3 SDRAM DIMM的成本会非常高，而且耗时，并且需要其他元件，占用了宝贵的电路板空间。

Stratix® III FPGA具有专用内置I/O电路，降低了高速DDR3存储器设计的难度。观看这一演示，了解怎样轻松实现1,067 Mbps DDR3存储器和Stratix III FPGA的接口。

Stratix III FPGA：

具有强大的DDR3写调平功能，实现和高速DDR3存储器的接口。
提供I/O电路，能够更灵活地支持现有以及新兴的高速外部存储器标准。
保持高速数据速率时的最佳信号完整性